全部
▼
熱搜：
1035
0
本發明提供了一種半導體器件失效分析方法，包括如下步驟：暴露出半導體器件的測試區域，所述測試區域包括多個測試點；選擇多個所述測試點中的至少一個所述測試點作為輸入端；形成與所述輸入端電性連接的輸入結構；在所述輸入結構上施加測試信號；使用電性測試探針掃描測試除施加了測試信號的所述輸入端之外的其他所述測試點。本發明通過引入一種新的半導體器件失效分析方法，在使用導電原子力顯微鏡等電性探針測試方法對半導體器件進行測試分析時，形成與測試點電性連接的輸入結構，通過輸入結構準確地對測試點施加偏壓，并通過多個輸入結構有效地縮減了失效分析所需的人力和時間成本。
1197
0
本發明提供一觸器失效檢測方法和接觸器失效檢測系統，其中所述接觸器失效檢測系統包括一檢測電路、一檢測模塊以及一控制模塊，所述檢測電路電氣連接于所述電池模塊和所述接觸器，以形成一檢測回路，其中所述檢測模塊被電氣連接于所述檢測電路，由所述檢測模塊檢測流經所述接觸器的電流和對應所述接觸器的分壓，以得到所述接觸器的接觸電阻的阻值，其中所述控制模塊被電氣連接于所述檢測電路和所述檢測模塊，所述檢測模塊根據所述檢測模塊檢測的數據信息計算所述接觸器的溫升，并根據所述接觸器的實時溫度判斷所述接觸器的有效性。
909
0
本發明公開的一種半導體結構的失效分析方法包括：提供一待測半導體結構，待測半導體結構包括襯底、柵極結構、介質層、互連金屬層和鈍化層，且襯底內形成有阱區、源漏極；去除鈍化層、互連金屬層、介質層以及柵極結構以將源漏極的上表面予以暴露；繼續將源漏極上表面暴露的待測半導體結構放入氫氟酸混合溶液中浸泡以對該待測半導體結構進行染色操作；觀察進行染色操作后的待測半導體結構以對該待測半導體結構進行失效分析；通過該方法不需要對每一個晶體管進行電特性分析的精確定位，而只需要定位出一個小于10um×10um的區域，即可快速確認芯片的失效是否由LDD未有效注入引起，從而降低了失效分析的難度以及失效分析的成本。
1012
0
公開了一種失效分析方法及結構，方法包括：獲取測試結構的位置以及與所述測試結構對應的目標焊盤的位置；將所述目標焊盤電連接至空白焊盤上；通過所述空白焊盤對所述測試結構進行失效分析，其中，所述目標焊盤位于所述測試結構上方，將所述目標焊盤電連接至所述空白焊盤上后，所述目標焊盤與所述空白焊盤之間實現電交流。該申請中通過將目標焊盤與空白焊盤電連接，通過在空白焊盤扎針進行失效分析的方法，避免了直接在目標焊盤扎針進行失效分析的過程中，多次扎針引起的測試結構損傷的情況，提高了失效點定位的準確性。
813
0
本申請公開了一種堆疊封裝結構的失效分析方法及結構，所述堆疊封裝結構包括堆疊且粘接在一起的多個裸片，所述多個裸片各自包括裸露的焊盤。所述失效分析方法包括：對所述堆疊封裝結構進行電測量，以確認故障裸片；采用探針標記所述故障裸片的焊盤；將所述堆疊封裝結構的多個裸片彼此分離；以及對已經標記的所述故障裸片進行失效分析。該失效分析方法從堆疊封裝結構中定位和標記故障裸片，在堆疊封裝結構的多個裸片分離之后能夠快速的找到故障裸片，進一步定位故障裸片的內部位置，因而不僅降低了測試成本，而且提高了效率。
838
0
本發明公開了一種失效模式分析知識管理系統,包括知識庫和檢索-推理模塊。所述知識庫用于預設與產品質量特性關聯的失效模式分析信息和與所述失效模式分析信息對應的預防措施信息。所述檢索-推理模塊用于接收客戶端系統發送的失效模式分析知識檢索-推理請求,并根據所述檢索-推理請求對所述知識庫的失效模式分析信息和預防措施信息進行檢索和推理,獲取所述檢索和推理的反饋結果,并將所述反饋結果發送給所述客戶端系統。本發明失效模式分析知識管理系統實現了失效模式分析知識的及時傳遞,也能為相關人員提供決策支持。本發明同時公開了一種失效模式分析知識管理方法。
947
0
本發明涉及半導體器件檢測領域，尤其涉及一種半導體器件失效分析方法。在該半導體器件失效分析方法中，將插銷和金屬層間的介電質層全部刻蝕掉，再觀測插銷與金屬層間連接部分，觀測其中異常情況，找到導致產品失效的根源，方便實用。
1006
0
本申請實施例公開了一種車道保持功能失效分析方法、系統、電子設備及存儲介質，方法包括：檢測車道保持功能的失效場景；當失效場景為車輛在高速路出口且車道保持功能異常時，對車道線進行識別，并得到對車道線的識別類別；當車道線的識別類別為誤識別時，分析車輛經過高速路出口時，路面狀況對車輛行駛的影響類型以及影響嚴重程度級別；對于其它的失效場景，分析車道保持功能異常的原因類型。本申請實施例能夠根據檢測到的數據自動化分析車道保持功能異常時，路面狀況對車輛的影響以及嚴重程度級別，以及分析車道保持功能異常發生的原因，相比原始的主觀判斷和手動分析，節約了大量時間，且分析結果更加準確。
987
0
本申請一種閃存芯片位線間漏電失效分析的方法，涉及芯片失效分析領域，通過采用非破壞性分析工藝，將FIB切分工藝和奈米級探針量測工藝相結合，在完全不破壞前端工藝所有材料的狀況下，直接定位出失效的栓塞處，且其可檢測位于栓塞不同位置的橋連(如位于栓塞頂部、中間或其他任何位置處的橋連)，并能夠獲得較好的TEM樣品，以便于后續TEM的精準觀測，即在有效提高失效分析的可靠性的同時，還能大大降低失效分析所花費的時間及工藝成本等。
1171
0
本發明涉及半導體可靠性分析領域，尤其涉及一種半導體器件失效分析的方法。本發明建立一種針對存儲器的失效分析的方法，通過對失效區域及其周圍區域的連接通孔進行電壓對比分析并對電壓對比分析結果剖析，以檢測出快閃存儲器由于冗余替換的存儲區域缺陷經過可靠性測試或實際使用后造成的臨近區域的失效問題。在可靠性失效中對冗余替換的信息進行分析，為冗余電路的替換造成的可靠性失效問題提供有力的分析依據，并對可靠性失效率的降低提供了分析及改善的方向。
1050
0
本發明提供一種存儲器芯片位線失效分析方法,用以對包含埋入式位線及金屬位線結構的存儲器芯片進行位線失效分析,每條所述埋入式位線與相應的所述金屬位線之間通過多個位線接觸窗相連,所述方法包括以下步驟:去除所述存儲芯片的金屬位線之上的鈍化層、互連金屬層及層間介質層,暴露出所述金屬位線;通過電測試確定存儲芯片上相互之間存在短路的兩條金屬位線,逐段切割其中的一條金屬位線,使得該金屬位線中連接于相鄰位線接觸窗的部分之間均被割斷;去除存儲芯片的襯底及包含在襯底內的埋入式位線,形成檢測樣片;對所述檢測樣片進行電勢對比成像觀測,確定所述短路金屬位線的具體失效位置。
1114
0
本發明提供一種存儲器芯片位線失效分析方法,包括以下步驟:通過機械研磨去除待分析芯片的互連金屬層和位線層的大部分;通過機械研磨去除待分析芯片的襯底的大部分;通過濕法刻蝕完全去除待分析芯片的殘存的襯底;通過干法刻蝕去除待分析芯片位線接觸窗底部的介質層的大部分,保留一薄層的介質層;對待分析芯片的位線接觸窗的頂部進行檢測,確定位線失效的具體位置。本發明方法可使待分析芯片充分減薄,可直接通過電子顯微鏡進行觀測確定其位線短路失效的具體位置,大大提高了工作效率,節省了時間成本。
1166
0
本發明涉及一種GOI失效點無損定位方法及GOI失效分析方法，包括步驟1，去除待分析樣品的金屬互連層，獲取具有裸露salicide層的預處理待分析樣品；步驟2，基于PVC法，采用電子束照射所述預處理待分析樣品的salicide層，并觀察其是否發亮；是，則所述待分析樣品存在GOI失效點，執行步驟3；否，則所述待分析樣品不存在GOI失效點，結束操作；步驟3，將電子束照射時發亮的salicide層切割成多個相對分離的區域；步驟4，再次基于PVC法，采用電子束照射所述區域，并找出所述區域中發亮的salicide層；步驟5，循環執行步驟3和步驟4，直至電子束照射時發亮的salicide層的大小不能進行切割時，結束操作。本發明實現GOI失效點的高精度定位，且整個定位過程不會導致GOI失效點的進一步破壞。
1122
0
本發明涉及半導體制造技術領域，尤其涉及一種對失效芯片進行電性失效分析的方法，通過在CP測試過程中記錄芯片的特性參數，在CP測試最后將收集到的芯片特性參數寫入安全寄存器內，并使其變為只讀狀態，以便于在后續的電性失效分析中，能快速高效得到初始CP中芯片的特性參數，因此一定程度上節約人力和測試機臺成本，提高后期對芯片的分析效率。
771
0
本發明實施例公開了一種待失效分析樣品的制備方法，所述方法包括：提供封裝結構，所述封裝結構包括芯片堆疊結構以及覆蓋所述芯片堆疊結構的密封劑；所述芯片堆疊結構包括基板，堆疊設置在所述基板上方的多個芯片，及用于使所述多個芯片之間，和/或所述多個芯片與所述基板之間實現電連接的多條導電線；所述多個芯片在所述基板上方依次堆疊形成第一臺階結構，所述多條導電線位于所述第一臺階結構的上方；對所述第一臺階結構上方的密封劑執行多次研磨步驟，以切斷所述多條導電線，得到所述待失效分析樣品。
811
0
本發明提供一種失效分析樣品的制備方法及失效分析樣品，制備方法包括如下步驟：提供待分析的堆疊封裝體，堆疊封裝體中設置有多個堆疊的裸片，每一裸片具有設置焊墊的正面及與正面相對的背面，裸片的背面與其相鄰的裸片的正面接觸，所述裸片的焊墊與其相鄰的裸片的焊墊電連接；去除目標裸片背面的其他裸片，至暴露出與所述目標裸片相鄰的裸片的焊墊時停止；將暴露的焊墊電學引出，形成用于失效分析的樣品。本發明優點是，對目標裸片背面進行去除操作，且利用非目標裸片焊墊作為電連接處，從而避免對目標裸片具有電路器件的正面進行去除操作，保護了正面的電路器件，能夠制備出完整無損傷的目標裸片，大大提高了制樣成功率，大大降低了制樣難度。
1202
0
本公開實施例公開了一種失效分析樣品的制作方法。所述方法包括：提供待測管芯；其中，所述待測管芯包括相對設置的正面和背面，所述待測管芯的正面通過第一膠層與第一基板之間粘接；將所述待測管芯的背面通過第二膠層與第二基板固定連接；其中，所述第二膠層的固化溫度小于所述第一膠層的熔化溫度，所述第二膠層的熔化溫度大于所述第一膠層的熔化溫度；在所述待測管芯的背面粘接有所述第二基板后，分離所述第一基板和所述待測管芯。
908
0
本申請實施例公開了一種透射電鏡試樣及其制備方法、待測結構的失效分析方法，其中，所述透射電鏡試樣的制備方法包括：在待測結構中確定測試區域；在測試區域中確定待分析結構和待去除結構，所述待分析結構沿第一方向的兩端分別與所述測試區域的邊緣具有第一預設距離，所述待去除結構位于所述待分析結構沿第二方向的投影區域內，所述待分析結構朝向所述第二方向的側面與所述待去除結構接觸，所述第一方向與所述第二方向之間的夾角大于0°且小于180°；去除所述待去除結構，并保留在第一方向上位于所述待去除結構兩側的至少部分所述測試區域作為支撐結構，得到透射電鏡試樣，其中，所述支撐結構與所述待分析結構形成一體成型的至少一個U型支架。
1042
0
本發明提供了一種對封裝芯片進行測試及失效分析的方法，對封裝芯片靠近金球的一面進行第一次研磨，至暴露出所述金球，從而可以采用探測板通過金球對所述封裝芯片進行探針測試；對封裝芯片靠近硅襯底的一面進行第二次研磨，至暴露出所述硅襯底，從而可以采用紅外定位的方法確定封裝芯片的失效點，避免了現有技術中高溫和化學腐蝕對封裝芯片的影響或破壞，提高對封裝芯片進行失效分析的準確性及效率。
865
0
本申請公開了一種字線電阻測試方法及三維存儲器失效分析方法，其中，所述字線電阻測試方法首先將三維存儲器的第一臺階區和第二臺階區的多根通孔連線暴露出來，然后通過在第一臺階區形成連接金屬層的方式，將多根字線通過通孔連線和連接金屬層連接起來，最后通過在第二臺階區測試每兩根待測連線的電阻，并根據測試獲得的第一測試電阻、第二測試電阻和第三測試電阻計算三個所述待測連線的電阻，也即得到了與這三根待測連線對應的字線電阻，從而實現了對三維存儲器中字線電阻的測量，為對三維存儲器進行失效分析奠定了基礎。
695
0
本發明公開了一種管芯失效分析方法及堆疊封裝芯片失效分析方法，管芯包括襯底以及位于襯底上的器件層，失效分析方法包括：從管芯的背面，即襯底所在面，對管芯中的缺陷進行熱點定位；從管芯的背面，去除襯底以暴露目標線路；以及在管芯的背面進行電測量以獲得缺陷的信息。堆疊封裝芯片包括引線框、堆疊于引線框上的多個管芯、以及覆蓋引線框和多個管芯的封裝料，失效分析方法包括：對堆疊封裝芯片進行電測量以確定故障管芯；若存在未進行失效分析的故障管芯，則重復執行失效分析步驟；失效分析步驟包括：去除引線框、封裝料的一部分和/或管芯，直至暴露出首個未進行失效分析的故障管芯的襯底；采用管芯失效分析方法對故障管芯進行失效分析。
985
0
本發明提供了一種半導體測試結構及半導體器件的失效分析方法，通過晶圓鍵合結構的頂部的測試焊盤和外接焊盤對至少位于所述晶圓鍵合結構的頂面晶圓和底面晶圓之間的每個晶圓均進行電性測試，以檢測出失效的晶圓；以及，對所述失效的晶圓進行失效分析，以定位出晶圓鍵合結構中的失效的晶圓中的失效點，使得至少能夠測試出晶圓鍵合結構的頂面晶圓和底面晶圓之間的晶圓是否失效以及測試出失效的晶圓中的失效點，進而使得能夠快速且準確的定位多片晶圓鍵合的結構中的失效晶圓以及失效點，提高了失效分析的效率和成功率。
1020
0
本發明提供刀具失效過程實時檢測及優化數據分析系統，包括監測模塊和失效分析模塊；所述監測模塊，用于實時獲取刀具工作過程中刀具的紋理特征值和溫度特征值；所述失效分析模塊，用于基于已訓練的刀具失效模型對所述紋理特征值和溫度特征值進行處理，得到刀具失效狀態。通過測試和提取刀具紅外信號特征樣本，斷精度可達到80％以上，有效解決了刀具工作狀態難以實時監測與診斷的技術難題，對提高刀具的工作效率以及節能降耗具有非常重要的意義。
中冶有色為您提供最新的湖北武漢有色金屬失效分析技術理論與應用信息，涵蓋發明專利、權利要求、說明書、技術領域、背景技術、實用新型內容及具體實施方式等有色技術內容。打造最具專業性的有色金屬技術理論與應用平臺！
2025年07月09日 ~ 11日 
2025年07月11日 ~ 13日 
2025年07月16日 ~ 18日 
2025年07月16日 ~ 18日 
2025年07月17日 ~ 19日 
