本發明實施例公開了一種待失效分析樣品的制備方法,所述方法包括:提供封裝結構,所述封裝結構包括芯片堆疊結構以及覆蓋所述芯片堆疊結構的密封劑;所述芯片堆疊結構包括基板,堆疊設置在所述基板上方的多個芯片,及用于使所述多個芯片之間,和/或所述多個芯片與所述基板之間實現電連接的多條導電線;所述多個芯片在所述基板上方依次堆疊形成第一臺階結構,所述多條導電線位于所述第一臺階結構的上方;對所述第一臺階結構上方的密封劑執行多次研磨步驟,以切斷所述多條導電線,得到所述待失效分析樣品。
聲明:
“待失效分析樣品的制備方法及待失效分析樣品” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)