本發明提供一種存儲器芯片位線失效分析方法,包括以下步驟:通過機械研磨去除待分析芯片的互連金屬層和位線層的大部分;通過機械研磨去除待分析芯片的襯底的大部分;通過濕法刻蝕完全去除待分析芯片的殘存的襯底;通過干法刻蝕去除待分析芯片位線接觸窗底部的介質層的大部分,保留一薄層的介質層;對待分析芯片的位線接觸窗的頂部進行檢測,確定位線失效的具體位置。本發明方法可使待分析芯片充分減薄,可直接通過電子顯微鏡進行觀測確定其位線短路失效的具體位置,大大提高了工作效率,節省了時間成本。
聲明:
“存儲器芯片位線失效分析方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)