本發明公開了一種集成電路芯片失效點定位方法,包括以下步驟:解除被測試集成電路芯片接地;解除被測試集成電路芯片各結構之間連接;對被測試集成電路芯片短路監控線路進行接地操作;通過二次電子電壓襯度(VC)精確定位失效點。本發明提供的集成電路芯片失效點定位方法改變了常規定位方法的從互聯線層到器件層的失效分析的常規流程,通過從器件層到互聯線層的方法來實現準確定位。使用本發明的集成電路芯片失效點定位方法可實現集成電路芯片本身接地短路失效模式的失效分析,進而查找到這一類型失效模式的失效原因,輔助推動在線工藝的改善,進而提升產品良率。
聲明:
“集成電路芯片失效點定位方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)