本發明公開了一種預報集成電路靜電放電失效的測試電路及預測方法。其利用失效測試電容(8,9)在ESD應力作用下的退化衡量集成電路中MOS器件在ESD應力下的衰退;利用二極管(3,4)組成的靜電放電應力耦合電路將ESD保護電路未瀉放掉的ESD應力耦合到失效測試電容(8,9)上;同時,應力及延遲控制器電路檢測到ESD應力后產生控制信號并傳輸給應力控制電路(12),開啟由二極管(5,6),開關電路(11)以及升壓電容(10)構成升壓電路并產生高應力電壓,使失效測試電容(8,9)加速衰退,如果失效測試電容(8,9)失效,比較器(14)將輸出一個失效信號,預示著集成電路即將實效,實現實時預報。本發明可用于對集成電路靜電放電失效的預報。
聲明:
“預報集成電路靜電放電失效的測試電路及預測方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)