本發明涉及一種半導體器件及其制備方法、電子裝置。所述方法包括步驟S1:提供半導體襯底,所述半導體襯底包括邏輯區和有源區,所述邏輯區和所述有源區中形成有在邏輯區NMOS、有源區NMOS和有源區PMOS中去除虛擬柵極之后形成的凹槽;步驟S2:在所述凹槽中形成高K介電層;步驟S3:在所述有源區NMOS和所述有源區PMOS的所述高K介電層上形成功能材料層,以分別作為所述有源區NMOS的第一覆蓋層和所述有源區PMOS的第一功函數層;步驟S4:在所述有源區PMOS上形成第二覆蓋層和第二功函數層;步驟S5:在所述邏輯區NMOS、所述有源區NMOS和所述有源區PMOS上沉積NMOS功函數層和粘結膠層;步驟S6:沉積導電材料,以覆蓋所述粘結膠層同時填充所述凹槽。
聲明:
“半導體器件及其制備方法、電子裝置” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)