集成測試系統上電復位裝置,涉及一種集成測試系統上電復位裝置。為了解決目前集成測試系統的上電復位可靠性總是存在不穩定的情況的問題。它包括:CPU控制芯片,用于從Flash存儲器中啟動bootloader初始化CPU的各個寄存器;還用于讀取DDR2模塊的集成測試系統的各個外設模塊的固定地址,并判斷所述地址的值是否為預設定值,若否,向所述地址寫入預設值,并將復位信號通過PXIe接口模塊發送給集成測試系統的各個外設模塊,若是,繼續啟動集成測試系統;PXIe接口模塊,用于連接CPU控制芯片與集成測試系統的各個外設模塊互相通訊;DDR2模塊,用于存儲可靠性復位判斷標志。用于鋰集成測試系統可靠性復位。
聲明:
“集成測試系統上電復位裝置” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)