本發明提供了一種集成電路芯片的失效分析方法,在芯片中定位需要做電阻的兩端布線,找到需要做電阻的目標位置中的一端,采用聚焦離子束對目標區域進行刻蝕,去除氧化層直至金屬露出;找到需要做電阻的目標位置中的另一端,采用離子束對目標區域進行刻蝕,去除氧化層直至金屬露出;通過聚焦離子束對兩個目標位置之間的區域進行刻蝕,使得兩個目標位置的露出金屬之間區域形成一個溝道;用金屬的氣相前驅體以氣相沉積的方式在所述溝道上沉積一條連接兩端金屬且與目標電阻阻值相同的金屬線。本發明還提供了一套便于執行該方法的集成電路芯片的失效分析的系統。
聲明:
“集成電路芯片的失效分析方法及系統” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)