本發明提供一種半導體器件及其制造方法,所述方法包括:提供具有NMOS區和PMOS區的半導體襯底,在其上形成有柵極結構,且在柵極結構的頂部和側壁形成有柵極硬掩蔽層;在半導體襯底上形成完全覆蓋柵極結構的硬掩膜層;在PMOS區形成嵌入式鍺硅層,在柵極結構的側壁和/或頂部形成由柵極硬掩蔽層、硬掩膜層和新生材料層構成的復合材料層疊結構;去除位于NMOS區的部分復合材料層疊結構,直至露出半導體襯底;去除所述復合材料層疊結構的剩余部分,僅在柵極結構的兩側留有部分柵極硬掩蔽層。根據本發明,在PMOS區形成嵌入式鍺硅層后,可以有效去除NMOS區的復合材料層疊結構,擴大了后續硅化工藝和接觸孔工藝窗口,提高了產品良率。
聲明:
“半導體器件及其制造方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)