本發明涉及一種區分PMOS柵極與源漏極或N阱之間漏電的方法,所述方法包括如下步驟:使用納米點針對失效PMOS進行2針漏電測試,其中一針扎在柵極上,另一針扎在N阱上,從而測量柵極到N阱是否存在漏電,得到電流?電壓曲線圖。如果所述電流?電壓曲線為正比斜線,則柵極與N阱之間存在漏電;如果所述電流?電壓曲線為二極管開啟曲線,則柵極到源漏極短路。本發明的區分PMOS柵極與源漏極或N阱之間漏電的新方法,能夠解決同類型案例分析技術難題,提高失效分析工作成功率,節約人力成本和機臺使用時間。
聲明:
“區分PMOS柵極與源漏極或N阱之間漏電的方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)