本發明屬于脈沖功率半導體器件領域,更具體地,涉及一種快速離化器件及其制備方法。該快速離化器件包括依次相鄰設置的金屬化陰極、高摻雜n+區、陰極側高摻雜p+短路點、p基區、n?基區、n型促離化層、陽極側高摻雜n+短路點、高摻雜p+區、金屬化陽極。本發明通過在FID器件結構中引入較n?基區更高的摻雜濃度的n型促離化層,通過限制n?基區空間電荷區的擴展,進而限制了碰撞電離前沿需要穿越的區域寬度,減小了碰撞電離前沿穿越的范圍,減少了碰撞電離前沿傳播的時間,從而提高了器件的開通速度。
聲明:
“快速離化器件及其制備方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)