本發明涉及一種可提取芯片和電路板物理指紋的混合PUF電路及提取方法。包括Arbiter PUF電路:包括能夠產生兩路片內延遲信號的N級開關延遲模塊,以及仲裁器模塊;芯片外部的延時電路:包括能夠產生兩路片外延遲信號的片外對稱延遲模塊,片外延遲信號與片內延遲信號疊加后得到的兩路總延遲信號輸入到芯片內部的仲裁器模塊;本發明只需要用到4個Pad引腳和2個外部延遲生成模塊,即可以生成2N個激勵響應對,對外部引腳和資源的消耗很小。由于外部延遲模塊的兩路延遲信號很難被探測,而且即使被探測也無法被偽造,而且任何改變外部電路板物理環境的嘗試都會導致輸出結果永久失效,且無法重建,因此具有很好的防篡改和防偽造效果。
聲明:
“可提取芯片和電路板物理指紋的混合PUF電路及提取方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)