一種與時間有關的介質擊穿可靠性的測試方法,所述測試方法采用高溫恒定電壓應力對集成電路柵氧化層及介質層測試結構進行TDDB可靠性測試,測試方法按如下步驟進行:搭建測試系統,首先將測試結構并聯,然后將試驗樣品置于高溫箱中,接著再與外接電阻串聯,最后將外接電阻與測試臺相連;給測試結構施加高溫和恒定電壓應力;測量外接電阻上的電壓,以判斷是否有測試結構失效;當有測試結構失效時,將試驗樣品從高溫箱中取出,放置于測試臺上逐個測量測試結構失效與否;按照此失效判據記錄每個樣品的失效時間,直到達到總的試驗時間為止。
聲明:
“在高溫恒定電場中與時間有關的介質擊穿試驗方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)