本發明涉及芯片技術,信息安全等領域,為利用該方法可以提高頂層金屬線走線密度,減小關鍵區域的屏蔽線失效面積,增加攻擊者分析電路難度,達到對于芯片的關鍵區域進行重點保護的目的。能有效防止攻擊者通過拍照分析反向工程,FIB等攻擊手段獲取芯片內部數據,提高芯片關鍵區域的安全系數。為此,本發明采取的技術方案是,對重要區域加強防護的芯片頂層金屬防護層布線方法,先依據實際芯片大小規劃布線區域面積和每個區域的防護水平,將頂層金屬屏蔽層分成幾個布線區域;再根據布線區域的安全系數將每個布線單元進行布線填充,每個區域中的走線數量根據安全等級的上升而遞增。本發明主要應用于芯片設計制造場合。
聲明:
“對重要區域加強防護的芯片頂層金屬防護層布線方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)