本發明公開了一種擾碼驗證方法,針對存儲器芯片的失效分析,包含:第一步,找出存儲器芯片設計版圖上存儲區冗余的行和/或列;第二步,針對找出的冗余的行和/或列上,將任意指定物理地址的單元位進行技術處理使之失效,記錄該失效的物理地址;第三步,進行電學測試分析,將冗余行和/或列內電學測試失效的單元通過邏輯運算公式得出其物理地址;若與記錄的失效物理地址比對一致,則驗證成功。本發明所述的擾碼驗證方法,無需通過物理手段破壞晶圓,任意在測芯片均可實時驗證,能大大縮短測試周期。 1
聲明:
“擾碼驗證方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)