本發明提供一種用于測試SRAM周期時間的電路及方法,包括連接SRAM的地址循環移位寄存器、數據循環移位寄存器以及控制循環移位寄存器,可利用各個循環移位寄存器中預先配置的初始值和后續輸入的時鐘脈沖信號,來直接產生下一個測試用的地址信號、數據信號以及控制信號,無需通過復雜的算法和邏輯計算,電路結構簡單,測試速度快,能夠大大縮短半導體集成電路的整體測試時間;同時循環移位寄存器的設置避免了現有技術中由于SRAM外圍的BIST電路先失效而導致測試失誤的問題。
聲明:
“用于測試SRAM周期時間的電路及方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)