本發明公開了一種晶圓可接受性測試的方法,述方法包括:在所述第一梳狀金屬線上施加高電壓,同時在所述第二梳狀金屬線上施加中電壓,并保持全部的所述多晶硅接地;若測得所述多晶硅的電流超出規格,則表明是所述接觸孔和所述多晶硅之間存在泄漏;若測得所述多晶硅的電流未超出規格,則表明是金屬線間失效或者是層間介電質孔洞失效;通過本發明的使用,可以在幫助生產線在第一時間發現層間介電質孔洞、接觸孔和多晶硅之間的孔洞等工藝缺陷,及時做出調整;并且由于本發明可同時監控多個工藝問題,大大減小了測試結構面積,降低了包含測試在內的生產成本。
聲明:
“新的芯片測試結構” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)