一種測試半導體電路的方法,半導體電路包括連接到存儲器件的字線、接收地址的地址接受器、譯碼地址并選擇一個字線的地址譯碼器、在非測試模式和測試模式期間刷新字線的自刷新單元,在測試模式中器件控制半導體電路,方法包括將測試模式信號提供到測試模式器件,激活自刷新單元的測試模式操作,使用自刷新單元順次地激活字線,將字線保持在激活狀態中一預定時間周期并使字線失效。
聲明:
“自刷新的DRAM的DC老化的字線激活的定時” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)