一種邏輯集成電路包括具有預定邏輯功能的邏輯電路;讀/寫存儲器電路;測試電路,用于測試存儲器電路中是否包括失效位;和邊界鎖存器電路,由多個觸發器電路形成,能夠使所述邏輯電路與所述存儲器電路之間的信號鎖存,并且還形成一個移位寄存器。而且,該邏輯集成電路還設置有失效援救信息產生電路,用于在利用測試電路執行測試期間,將測試結果存儲到邊界鎖存器電路,并且根據所存儲的測試結果,產生失效援救信息,以救援所述存儲器電路的失效。安裝在邏輯集成電路上的測試電路能與內置存儲器電路的測試并行地產生用于救援失效位的信息,并且還能向外部輸出同一信息并援救芯片之內的RAM。
聲明:
“具有測試功能的半導體集成電路及制造方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)