本發明揭示了一種集成電路中可靠性分析的測試結構,該測試結構包括:待測結構;N個虛擬結構,N個所述虛擬結構與所述待測結構電連接,N為大于0的正整數;包括第一引線結構和第二引線結構的引線結構;和包括第一通孔結構和第二通孔結構的通孔結構。本發明還揭示了該測試結構的測試方法,包括:提供一襯底,根據所述的測試結構在所述襯底上形成實際待測試結構;所述第二引線結構接一第一測試電流,所述第一節點接地,測量第一失效電流。本發明的測試結構,能準確評估焦耳熱效應對器件的影響,從而保證可靠性分析的準確性。
聲明:
“集成電路中可靠性分析的測試結構及其測試方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)