本發明公開了一種半導體失效分析的分析結構和方法。所述結構包括:多個分析場,設置于半導體器件的預定的區域上;半導體晶體管,設置于每個所述分析場中,所述半導體晶體管設置為陣列;字線,設置于所述多個分析場的每個上,在第一方向將所述半導體晶體管彼此連接;和位線結構,在所述多個分析場的每個上,在第二方向將所述半導體晶體管彼此連接,其中,所述位線結構在所述多個分析場的每個中配置為不同的圖案。
聲明:
“半導體器件中失效分析的結構和方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)