本申請公開了一種芯片的地址測試方法及芯片的失效分析方法。該芯片包括沿字線和位線的方向排列的多個比特位,該方法包括:對芯片中的部分比特位進行標記以形成標記點,并獲得標記點的電性地址和物理地址;對芯片進行失效測試以獲得芯片中雙比特位失效點的電性地址,雙比特位失效點由在字線或位線的方向上相連的兩個失效的比特位組成,并將雙比特位失效點中兩個比特位的電性地址的差值的絕對值作為雙比特位失效點的電性地址差值;根據雙比特位失效點的電性地址差值獲取芯片中各比特位的電性地址的排列范圍;將芯片中各比特位的電性地址的排列范圍與標記點的電性地址進行對照。該方法能夠準確分析出芯片中物理地址和電性地址的對應關系。
聲明:
“芯片的地址測試方法及芯片的失效分析方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)