本發明公開了一種用于物理失效分析的改進型可尋址測試芯片,包括測試單元、周圍地址譯碼電路、信號選擇電路以及用于物理失效分析的PAD陣列。本發明還公開了一種用于物理失效分析的改進型可尋址測試芯片的制作方法,包括如下步驟:(1)測試單元版圖設計;(2)信號選擇電路設計;(3)周圍地址譯碼電路設計;(4)用于物理失效分析的PAD陣列設計;(5)測試芯片整合;(6)測試芯片生產;(7)測試芯片測量。本發明測試芯片通過采用類似記憶體芯片的周圍譯碼電路,并引入用于物理失效分析的PAD陣列,提高了芯片的面積利用率,既可以進行電學失效分析,也可以進行物理失效分析。
聲明:
“用于物理失效分析的改進型可尋址測試芯片及制作方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)