本發明提出了一種高安全芯片有源屏蔽物理保護結構的設計方法。芯片有源屏蔽物理保護結構具有防止高安全芯片受到侵入式攻擊(如被物理篡改或探測)的作用。有源屏蔽線采用單層金屬走線,布滿芯片表面。為了保證下層物理圖形不被攻擊,通常金屬走線采用最小的設計規則。如果全芯片布滿按最小規則設計的圖形,將會增加由于顆粒沾污導致的芯片電路功能性能失效的可能性。為了減少量產芯片電路失效,通常會放寬有源屏蔽線的寬度(width)或和間距(spacing)。而放寬有源屏蔽線尺寸又會降低芯片的安全性。為了解決芯片安全性和量產產品的成品率(yield)之間的矛盾,本文提出了變截距(pitch)的有源屏蔽物理保護結構,實現芯片產品的安全性和成品率的雙提升。
聲明:
“高安全芯片有源屏蔽物理保護結構的設計方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)