本發明涉及網絡跟蹤先前層級減除的裝置及方法,揭示一種執行芯片中的集成電路結構的連通性測試的方法。該連通性測試執行于該芯片的第一層級。在該芯片中識別潛在缺陷位置,其表示因過孔開路或過孔短路而容易系統性失效的過孔位置。將該潛在缺陷位置轉換至該芯片的第二層級的過孔位置。該第二層級位于該第一層級下方。在轉換熱點以后,檢查該第二層級有無缺陷。檢查該第一層級上的該過孔位置有無缺陷。將該第二層級的所有缺陷轉換至該第一層級的該過孔位置。利用該第二層級的該轉換缺陷及該第一層級的該缺陷的先前層級減除形成缺陷的網絡跟蹤。
聲明:
“網絡跟蹤先前層級減除的裝置及方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)