本發明涉及一種嵌入式存儲器的多級冗余結構,包括:正常數據存儲陣列,用于正常情況的數據存儲;第一、二冗余存儲陣列,用于替換正常數據存儲陣列中的故障列;MBIST控制器,用于控制存儲器的自檢測行為;MBIST地址發生器,用于產生自檢測狀態下的存儲器地址;MBIST數據發生器,用于產生自檢測狀態下的數據;MBIST校驗模塊,用于接收原始數據和讀出數據,并判斷存儲器是否正常;MBIST響應模塊,用于對自檢測結果作出響應,如存儲器出現異常,則改變存儲器讀寫地址映射關系,否則保持不變。這種結構在65nm以下工藝下有利于提高嵌入式存儲器自修復率,降低使用中嵌入式存儲器失效風險,同時不會過多增加產品硬件開銷。
聲明:
“嵌入式存儲器的多級冗余結構” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)