一種半導體器件的可靠性測試結構及其測試方法,包括:第一金屬結構和第二金屬結構;與第一金屬結構相連的第一導電插塞和第二導電插塞,與第二金屬結構相連的第三導電插塞;橫跨第一金屬結構和第二金屬結構并與第一導電插塞、第二導電插塞和第三導電插塞相連的金屬線;所述第一金屬結構、第一導電插塞、第二導電插塞和金屬線構成金屬互連線電遷移測試結構,所述第二金屬結構、第三導電插塞和金屬線構成金屬互連線應力遷移測試結構。本發明通過將金屬互連線電遷移測試結構和金屬互連線應力遷移測試結構整合成一個測試結構,從而可以評估電遷移及應力遷移對金屬互連線相互作用下的失效時間,進而提高半導體器件的可靠性測試的效率。
聲明:
“半導體器件的可靠性測試結構及其測試方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)