本發明提供一種GOI測試電路結構,包括形成于一襯底內的多個呈條狀且平行設置的AA區,相鄰的AA區之間形成有STI,襯底上依次形成有柵氧化層、多晶硅柵極和多個計數結構,所有計數結構平行設置,每個計數結構對應設置在一個STI上方,每個計數結構靠近一個AA區設置,并用于對AA區中的熱點進行定位,可以實現電性測試熱點的清晰定位,并為物理剝層以及FIB切截面制備TEM樣品時提供熱點定位的標準,大大改善了GOI測試失效分析的效率,切中目標位置截面的成功率,還在制程上可實現性強,具有很高的實用價值。
聲明:
“GOI測試電路結構” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)