本發明涉及存儲器失效分析技術領域,尤其涉及一種測試3D?NAND字線電阻的方法,包括:步驟S1,將3D?NAND減薄至暴露每層字線的第一接觸孔和第二接觸孔;步驟S2,在所述字線的第一端,形成金屬墊覆蓋每層所述字線的所述第一接觸孔,以將每層所述字線的第一端電連接;步驟S3,在所述字線的第二端,選取一層待測試字線,在所述待測試字線的所述第二接觸孔上標記出待測點;步驟S4,使用導電膠將所述金屬墊引出至臨近所述待測點的位置;步驟S5,選取所述導電膠上臨近所述待測點的一量測點,使用探針量取所述量測點與所述待測點之間的電阻值,作為所述待測試字線的所述第一端和所述第二端之間的電阻值。
聲明:
“測試3DNAND字線電阻的方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)