本發明涉及一種面向SOC芯片的多時鐘域并發測試系統及其測試方法,屬于芯片檢測技術領域。本發明板卡系統包括板卡和設置在板卡上的時鐘域控制器、插槽總線控制器和測試子系統,時鐘域控制器連接測試子系統和插槽總線控制器,插槽總線控制器連接背板總線;測試子系統包括測試處理器和信號處理單元,測試處理器包括測試圖形存儲器、存儲控制器、時序發生器、圖形發生器和指令發生器。本發明通過多時鐘域并發的測試方法,在提高了單顆SOC芯片測試效率的同時,單顆芯片的測試成本也得到降低,從而提高了利潤;對芯片工作在多模塊并發工作狀態下的失效有更高的檢測覆蓋率,提高芯片封裝后的良率。
聲明:
“面向SOC芯片的多時鐘域并發測試系統及其測試方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)