本發明公開了應用于FPGA的失效定位方法。該方法通過根據被測芯片的底層物理網表和原始代碼,確定用于失效分析的代碼塊范圍;對所述代碼塊范圍對應的底層電路進行二次布線操作,將所述底層電路的多個fabric電路的中間節點數據引出到芯片外;根據所述中間節點數據分析所述底層物理網表,生成以代碼塊為單位的多套測試集,每套測試集包括多個測試pattern;根據所述多個測試集對被測芯片進行實測,并收集失效信息;根據所述失效信息,定位至芯片失效的物理位置。本發明技術方案通過保留原始物理網表和復現失效,實現了縮小失效范圍和精確定位失效位置。
聲明:
“應用于FPGA的失效定位方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)