本發明涉及一種基于近似電路脆弱性分析的電路測試方法,該測試方法包括以下步驟:步驟1:針對近似電路推導某個節點信號翻轉時的可靠度公式,進而得到此節點感染時近似電路失效率的計算方法;步驟2:以近似電路中不同節點作為感染源計算失效率并利用關鍵門節點算法得到關鍵門節點;步驟3:根據關鍵門節點和近似電路的所有輸出組合的失效率進行近似電路設計和局部選擇性加固并最終進行電路測試。本發明可以應用于超大規模集成電路可靠性分析和評估過程,主要針對近年來集成電路領域的研究熱點近似電路,分析其失效率和關鍵門節點,從而有助于改善近似電路設計,降低測試成本。與現有技術相比,本發明具有降低電路測試時間,降低測試成本等優點。
聲明:
“基于近似電路脆弱性分析的電路測試方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)