本發明提供一種針對待測芯片設計專用載板、測試設備、芯片電性失效分析的方法,所述方法包括:針對待測芯片設計專用載板,所述載板包括位于待測芯片容納區域的焊盤陣列、用于與測試機臺進行信號傳輸的針腳陣列,以及連接所述針腳陣列和焊盤陣列的金屬連線;將待測芯片采用SMT技術貼裝于所述載板上。本發明提供的芯片電性失效分析的方法和用于芯片電性失效分析的專用載板以及測試設備能夠方便快捷的完成硬件準備,且能夠容易的實現大管腳數目芯片測試的芯片失效分析。
聲明:
“失效分析專用載板、測試設備、芯片電性失效分析的方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)