本發明公開一種大面積納米結構陣列的制備方法,包括如下步驟:提供一導電基體;在所述導電基體上沉積一金屬薄膜層,其中所述金屬薄膜層被劃分成多個區域;測量所述金屬薄膜層上多個區域的厚度及所述多個區域的厚度與電化學氧化時間之間的一一對應關系;潤濕所述金屬薄膜層的表面并對所述表面進行第一氧化處理;對所述金屬薄膜層進行第二氧化處理,并根據所述金屬薄膜層上多個區域的厚度與電化學氧化時間之間一一對應關系控制所述金屬薄膜層上的所述多個區域的氧化時間。本發明通過測量所述金屬薄膜層上多個區域的厚度及所述多個區域的厚度與電化學氧化時間之間的一一對應關系,來控制所述金屬薄膜層上多個區域的氧化時間,使所述金屬薄膜層上每個區域的氧化都得到精確地控制,因而可以在大尺寸的導電基體上形成高度有序的大面積納米結構陣列。
聲明:
“大面積納米結構陣列的制備方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)