本發明提供一種基于FPGA的雙通道數據通訊防碰撞機制,系統由PC機、RJ45通訊模塊、DSP、FPGA、RS485A通訊模塊、RS485B通訊模塊組成,DSP產生4ms定時中斷,通過FPGA連接485A口定時提取慣性測量前端數據,并接收485B口4ms數據,FPGA用于實現同步485硬件接口電路,內置1K字節FIFO,用于接收并緩存485B口數據,RJ45通訊模塊用于與PC機通訊,RS485A通訊模塊及RS485B通訊模塊用于與慣性測量前端通訊。以克服當前慣性測量前端性能檢測技術和設備的不足。屬于工控通訊技術領域。
聲明:
“一種基于FPGA的雙通道數據通訊防碰撞機制” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)