本發明提供一種鍵合結構及其制造方法,由多層晶圓依次鍵合形成的晶圓堆疊,晶圓堆疊上陣列排布有芯片堆疊,所述芯片堆疊包括依次鍵合的多層芯片,芯片堆疊中形成有電引出結構,通過在芯片堆疊中形成電連接各層芯片中互連層的全引出結構,可以對整個芯片堆疊進行電性能測試,通過電連接的部分層芯片中的部分引出結構,可以對芯片堆疊中的部分層芯片進行電性能測試,和/或電連接單層芯片中互連層的單引出結構,可以對芯片堆疊中的單層芯片進行電性能測試,從而實現對芯片堆疊中單層或多層芯片的電性能測試,進而得到失效芯片的具體位置。
聲明:
“鍵合結構及其制造方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)