本發明公開了一種安全類芯片的測試防護方法和裝置,其中,該方法包括:步驟A:對外部測試設備輸入的軟件驗證碼進行驗證,驗證通過則在NVM中寫入軟件驗證成功標志位;步驟B:對外部測試設備輸入的硬件驗證碼進行驗證,驗證通過則檢測NVM中的軟件驗證成功標志位是否有效,如果有效,則進入芯片測試模式。本發明的安全類芯片的測試防護方法和裝置,可以兼顧量產測試、安全防護及失效分析三方面的需求,安全系數高。通過軟件驗證與硬件驗證相結合的方式來啟動測試模式,可極大增加破解難度?!败浖炞C碼”及“硬件驗證碼”在芯片發行階段寫入,且不會對軟件設計人員與硬件設計人員開放,能有效規避設計人員泄密的風險。
聲明:
“安全類芯片的測試防護方法和裝置” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)