本發明提供了一種封裝器件的失效分析方法,包括:提供一包括自下向上的封裝基體層、芯片主體層和封裝蓋板層的封裝器件,封裝基體層中的每條導電線路與對應的外接測試點電性連接,芯片主體層中的每個焊盤與對應的導電線路電性連接;獲取每個焊盤通過對應的導電線路與對應的外接測試點之間的電性連接關系;通過外接測試點對芯片主體層進行電性測試,以獲取電性測試出現異常的電性連接關系;以及,根據電性測試出現異常的電性連接關系,抓取芯片主體層中的熱點,并在芯片主體層的頂表面標記熱點的位置。本發明的技術方案使得能夠在無損的條件下快速且準確地找到熱點的位置,進而使得能夠對芯片主體層進行快速且有效的失效分析。
聲明:
“封裝器件的失效分析方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)