本發明公開了一種基于VHDL?AMS退化模型的板級電路壽命預測方法,先分析元器件的失效模式和失效機理,建立元器件的數學退化模型,再利用matlab工具對數學退化模型進行擬合,得到最優的退化軌跡從而建立元器件的VHDL?AMS模型,最后通過對VHDL?AMS模型進行仿真,實現了元器件退化的板級電路性能檢測及壽命預測。
聲明:
“基于VHDL?AMS退化模型的板級電路壽命預測方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)