本發明涉及一種集成電路晶圓測試優化方法,應用于集成電路晶圓測試過程中,通過對晶圓上需要測試的管芯坐標進行預先指定并存儲在測試系統中,再通過測試過程按照設計圖形對預先指定管芯進行測試,并根據當前管芯測試結果實時調整預先指定坐標的范圍,最終得到所需的測試坐標圖形將以最優化的方案覆蓋最多的失效管芯數量,從而減少測試時間,提高測試效率,減少測試硬件使用次數,提高使用壽命。通過本發明適當的覆蓋數量計算,也會得到較少的FAIL芯片流到封裝的數量,不增加封裝的成本。同時減少針卡測試次數,增加硬件使用壽命。
聲明:
“集成電路晶圓測試優化方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)