本發明提供一種半導體存儲裝置的測試電路,包括:第一失效檢測單元,被配置為通過將從第一存儲模塊的存儲單元組輸出的多個第一測試數據信號進行組合來檢測第一存儲模塊的存儲單元組的失效;第二失效檢測單元,被配置為通過將從第二存儲模塊的存儲單元組輸出的多個第二測試數據信號進行組合來檢測第二存儲模塊的存儲單元組的失效;公共失效檢測單元,被配置為通過將多個第一測試數據信號以及多個第二測試數據信號進行組合來檢測第一存儲模塊和第二存儲模塊的存儲單元組的失效;以及失效確定單元,被配置為根據第一失效檢測單元和第二失效檢測單元的檢測結果來輸出第一失效檢測單元和第二失效檢測單元的檢測結果或輸出公共失效檢測單元的檢測結果。
聲明:
“測試電路和包括該測試電路的半導體存儲裝置” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)