本發明公開了一種功率半導體芯片并聯結構及其驅動回路過流失效抑制方法,屬于電力電子器件技術領域。本發明設計了一種新型的功率半導體芯片并聯結構,包括功率漏極端口、功率源極端口、輔助源極端口、柵極端口和若干個并聯的功率半導體芯片,基于對并聯功率半導體芯片的源極至輔助源極過流失效現象的分析,在輔助源極和芯片源極間加入了呈正溫度特性的熱敏元件,在正常運行過程中可充當驅動回路電阻,不影響運行;在并聯結構老化或故障狀態下,失衡電流流經熱敏電阻,使其升溫以及阻值增大,抑制芯片驅動回路上失衡電流的幅值,避免驅動回路過流失效,提高了功率半導體模塊的使用壽命和運行可靠性。
聲明:
“功率半導體芯片并聯結構及其驅動回路過流失效抑制方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)