本發明提供的基于FPGA的主備時鐘相位對齊裝置及方法,延時器用于實現對所述主用板時鐘和所述備用板時鐘的可控精細延時調整,檢測器用于實現延時后所述主用板時鐘和所述備用板時鐘相位關系的檢測,并將檢測結果輸出給控制器,所述控制器用于實現檢測結果的決策并發出控制命令給所述延時器以完成所述主用板時鐘和所述備用板時鐘相位關系調整,在FPGA內即可實現,能夠有效的降低系統設計復雜度,實現主備倒換業務無損。
聲明:
“基于FPGA的主備時鐘相位對齊裝置及方法” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)