本發明提供一種陣列式電子接點可靠性的測試方法及其測試結構,其在一待測電子元件基板底部的第一接點群中,以螺旋狀方式或有規律的連續式回路設計使每二毗鄰的接點形成短路;并在一相對應的測試電路板基板表面的第二接點群中,以反螺旋狀方式或有規律的反向連續式回路設計將其分組使每二毗鄰的接點形成短路,且對應于待測電子元件第一接點群的短路則為開路;再利用復數導電接點導通第一接點群及第二接點群,進而依該測試電路板的分組路線而將偶數個導電接點串聯成監測回路;連續測試每一該監測回路的電阻變化及其發生的異常事件,以據此判讀得知某一特定監測回路的導電接點失效,達到導電接點多點式且為連續即時性的可靠性監控測試的功效。
聲明:
“陣列式電子接點可靠性的測試方法及其測試結構” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)