本發明涉及集成電路領域,提供了一種DRAM良率分析系統,用于對DRAM芯片的電性失效數據進行分析并獲得可能失效原因,其中存儲模塊存儲有多個失效模板,每個失效模板對應于至少一種可能失效原因,在數據輸入模塊獲取DRAM芯片的電性失效數據后,圖形化模塊可將電性失效數據進行處理并標記于一網格圖中,通過分析模塊可對被標記的網格圖與所述多個失效模板進行比較以得到與被標記的網格圖匹配的至少一種失效模板,從而可得到與被標記的網格圖對應的可能失效原因。利用上述DRAM良率分析系統可以從DRAM芯片的電性失效數據及時獲得可能失效原因,從而有利于快速提升DRAM芯片的良率。
聲明:
“DRAM良率分析系統” 該技術專利(論文)所有權利歸屬于技術(論文)所有人。僅供學習研究,如用于商業用途,請聯系該技術所有人。
我是此專利(論文)的發明人(作者)